2.1.1 Bridom okidani bistabili
Često puta se kod digitalnih sklopova pojavljuje potreba za duljim zadržavanjem stalnog logičkog stanja na izlazu nezavisno o promjenama stanja na ulazima. Bridom okidani bistabili su sastavljeni od osnovnih razinom upravljanih bistabila, a upravljani su signalom takta kao ulaznim signalom. Takt, CK, je signal pravokutnog valnog oblika prikazan na slici 2.1-5(a). Bistabili mijenjaju stanja izlaza na rastućem, pozitivnom bridu takt imbulsa, slika 2.1-5(b) ili na padajućem, negativnom bridu takt impulsa, slika 2.1-5(c).
Slika 2.1-5 (a) Signal takta, (b) pozitivni brid i (c) negativni brid
Kako bistabil daje odziv na promjene ulaznih stanja samo na aktivnom bridu takta, naziva se bistabil s okidanjem na bridu. Bridom okinuti bistabil uzima uzorke signala s ulaza samo na bridovima signala takta i izlazi se mijenjaju samo kao rezultat pojave brida signala takta. Slika 2.1-6(a) prikazuje grafički prikaz D bistabila s okidanjem na pozitivnom bridu, dok je grafički prikaz D bistabila s okidanjem na negativnom bridu prikazan na slici 2.1-6(b). Grafički prikaz i tablicu istinitosti u praksi načešće upotrebljavanih JK i T bridom okidanih bistabila prikazuje slika 2.1-7.
Slika 2.1-6 D bistabil: (a) okidan pozitivnim bridom; (b) okidan negativnim bridom
Slika 2.1-7 Bridom okidani bistabili: (a) JK bistabil i (b) T bistabil
Većina izvedenih bistabila, kao npr., 74’109, ima dva dodatna ulaza za upravljačke signale. To su ulazni upravljački signali postavi i izbriši. Kada su navedeni upravljački signali u stanju logičke jedinice postavljaju ili brišu stanje izlaza (Q = 1 odnosno Q = 0) nezavisno o stanju ostalih ulaznih signala. Slika 2.1-8(a) prikazuje blok dijagram D bistabila s upravljačim signalima za postavljanje i brisanje, a koji se okida pozitivnim bridom ulaznog signala.
Funkcionalna tablica istinitosti elementa je prikazana na slici 2.1-8(b), a vremenski dijagram uz proizvoljno izabrane ulazne signale na slici 2.1-8(c).
Slika 2.1-8 Bridom okidani D bistabil: (a) blok dijagram, (b) funkcionalna
tablica istinitosti I (c) vremenski dijagram (x = 0 ili 1)
Iz vremenskog dijagrama sa slike 2.1-8(c) vidljivo je da signal takta vremenski usklađuje, sinhronizira, elemente u digitalnom sustavu. Ako postoji promjena signala na ulazu uz signal takta dolazi do promjene na izlazu u strogo utvrđenim vremenskim trenucima. Digitalni sustavi se izgrađuju slaganjem temeljnih kombinacionih vratiju sa bistabilima koji se okidaju na bridu signala uz prisustvo takt impulsa. Za razliku od kombinacionih sustava, navedeni digitalni sustavi sadrže memorijske elemente, pa je stanje na njihovom izlazu zavisno o njihovom trenutnom stanju i stanjima na ulazima. Takvi sustavi se nazivaju sekvencijalnim sustavima.